PLL

Contenido

PLL APLICACIONES DE DETECCIÓN DE PASO POR CERO

SINCRONIZACIÓN DE RED

DETECTOR DE CRUCE POR CERO

PLL (PHASE LOCKED LOOP)

PLL EN SISTEMAS MONOFÁSICOS

IMPLEMENTACIÓN DE UN PLL DIGITAL MONOFÁSICO

 

PLL APLICACIONES DE DETECCIÓN DE PASO POR CERO

Conocer  las técnicas de sincronización con la red eléctrica. Se usa para la conexión de los convertidores electrónicos de potencia.

El objetivo es conseguir un sistema de seguimiento de la fase de la tensión de red aplicado al control de corriente.

SINCRONIZACIÓN DE RED

Existen dos métodos básicos de sincronización:

  • Detección del cruce por cero de tensión de red mediante hardware o software específico (ZCD)
  • Detección mediante bucle de enganche de fase PLL

Sistemas eléctricos a detectar el paso por cero:

  • Monofásicos: lo habitual es un ZCD o PLL tipo ortogonal
  • Trifásicos: lo habitual es un PLL basado en técnicas de espacios virtuales

DETECTOR DE CRUCE POR CERO

Mediante un sistema hardware o software detectamos los cruces por cero de la tensión de la red. Es muy sensible a la distorsión, pudiendo detectar falsos pasos por cero debido al rizado de la tensión, al ruido o las interferencias.

Se puede mejorar la detección creando una ventana de cruce por cero e introduciendo filtros para limpiar la señal. Sin embargo los filtros añaden desfase y retardo que deben ser compensados.

A partir de la señal de paso por cero el control puede calcular la frecuencia de red y generar corrientes de referencia en fase, o con el desfase requerido con la tensión.

Ahora veremos los tipos de detectores mediante hardware:

  • Mediante comparador o amplificador operacional:

comp

  • Mediante transformador y transistor:

trafo

  • Mediante optoacoplador y buffer

opto

PLL (PHASE LOCKED LOOP)

Se usan como una forma común de recuperar la información de la fase y la frecuencia de una señal analógica.

Las técnicas de los PLL han sido adoptadas para el control de velocidad de motores eléctricos. Esta técnica también es válida para la generación de corrientes de referencia sincronizadas con la tensión de red eléctrica en los sistemas de conversión de energía.

Un método sencillo mediante un sistema discreto es la obtención de la información de la fase mediante la detección de puntos de paso por cero. Sin embargo estos puntos pueden ser detectados solamente cada semiciclo de la frecuencia de red. Para el caso de necesitar el seguimiento de fase es imposible entre puntos de detección y no se puede conseguir un método óptimo.

El control del factor de potencia es conocido como una de las técnicas más importantes, porque asegura un factor de potencia unitario, una perfecta transmisión de la potencia generada sin circulación de energía reactiva.

El bucle más simple es el siguiente:

lazo

Se adapta de forma continua a pequeñas variaciones en torno a una frecuencia central. Los bloques son:

  • Detector de fase (PD): genera la señal de salida proporcional a la diferencia de fases de entrada. Dependiendo del tipo PD, aparecen componentes de alta frecuencia junto a una continua de la diferencia de las señales.
  • Filtro (LF): es un filtro paso bajo para atenuar las altas frecuencias, normalmente se usa un filtro de primer orden o un regulador PI
  • Voltage Controlled Oscillator (VCO): genera una señal AC cuya frecuencia varía respecto a la frecuencia central en función de la tensión de entrada al bloque.

lazo2

PLL EN SISTEMAS MONOFÁSICOS

Otro método es usar la cuadratura de la señal de entrada desplazada 90 grados. Esta técnica se usa en varias aplicaciones de detección de fase o posición angular. En el PD se lleva a cabo la transformación de Park.

IMPLEMENTACIÓN DE UN PLL DIGITAL MONOFÁSICO

Se da en la entrada del ADC una señal de red adaptada entre 0 y 3 voltios (apto para el microprocesador que se ha elegido), y se debe obtener la fase, la frecuencia, el valor eficaz y el valor de pico.

Para lograr una frecuencia de muestreo fija se va a disparar el muestreo con la señal del modulador PWM. Se van a almacenar 256 muestras por ciclo, lo que da una frecuencia de muestreo de 12800 Hz

Hay que tener en cuenta que el método PLL con transport delay consiste en un sistema de 2 fases, que se obtienen introduciendo un desfase de pi/2 radianes de la señal senoidal muestreada. Para producir un retardo de pi/2 en la señal muestreada, equivale a desplazar 64 valores las muestras (256/4 = 64)

Para obtener el valor de pico de una señal muestreada debemos almacenar el valor máximo en cada ciclo y compararlo con las siguientes 256 muestras.

Para el cálculo del valor eficaz de una señal muestreada senoidal con un valor de N muestras por ciclo se debe aplicar la siguiente fórmula:

V_{RMS} = \frac{\sqrt{2}}{N}\sqrt{\sum_{i=1}^{N}V_{i}^{2}}

La elección de 256 muestras por ciclo no es casualidad, ya que la librería matemática IQMath lleva consigo una tabla en formato IQ de 256 valores de una senoidal.

El código se desarrollaría de la siguiente forma:

  • Incluir librerías
  • Declarar macro para comprobar el valor máximo
  • Declarar funciones prototipo externas y en este fichero, funciones ISR
  • Declarar variables para los cálculos y otras constantes como pi, pi/2, 2pi o la frecuencia angular de la red, guardar la tabla de los valores del seno

 

Programa principal main:

  • Llamada a todas las funciones de configuración, habilitar interrupciones y timer, ADC, PWM, configurar PWM y ADC
  • En el bucle no hacer nada y resetear el watchdog

Interrupción del timer 0 de 60 MHz:

  • Totalmente inútil en este ejemplo, cambia el estado de un led

Interrupción del ADC, provocada por el PWM:

  • Almacenar el valor de la lectura y almacenarlo en el vector, muestra adquirida con desfase de 0º
  • Calcular el valor eficaz y de pico
  • Aplicar un desfase de 90º
  • Almacenar en otro vector la muestra del vector anterior que se corresponde con el desfase
  • Realizar el algoritmo PLL:
  • Obtener el valor acumulado por el integrador
  • Aplicar señal senoidal realimentada según la tabla senoidal de la librería IQ
  • Aplicar señal senoidal –pi/2 realimentada según la tabla de la librería IQ
  • Aplicar el PID digital
  • Calcular el integrador = (PIDout + wf)*(1/12800)
  • Controlar el índice de los vectores sumando 1 y que vaya entre 0 y 255

Configuración del PWM

  • Se configura el módulo para que salte cada 1/12800 segundos

Configuración del ADC

  • Se configura para que se dispare con la señal del PWM

Deja un comentario

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *